• 可从晶体输入或 4 个输入参考时钟中的任何一个生成 12 个可编程时钟输出

• 可编程输出与 LVDS、LVPECL、LVCMOS、CML 和 HCSL 兼容，具有可编程信号幅度

• 独立输出电源引脚：3.3 V、2.5 V 或 1.8 V

• 数控振荡器模式，频率步进分辨率高达 0.001 ppt, 用于频率边际/超频应用

• 具有<0.5 ns输入至输出延迟变化的内部ZDB模式

• OTN/PTN

• BBU/RRU

• 支持 SyncE 的 100/200/400G/800G 交换机/路由器

• 小型蜂窝

• 加速卡

• 较低的相位噪声可最大限度地降低误码率，并增加 56G/112G PAM4 I/O 系统的设计裕量

• 更好的信号完整性可提高设计裕量并缩短上市时间

• 更高的时钟树集成度可减少系统 BOM 并提高整体可靠性